

(19)



JAPANESE PATENT OFFICE

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000138594 A

(43) Date of publication of application: 16.05.00

(51) Int. Cl. H03M 13/23  
G11B 20/10  
G11B 20/14  
G11B 20/18

(21) Application number: 10312042

(71) Applicant: HITACHI LTD

(22) Date of filing: 02.11.98

(72) Inventor: NISHITANI TAKUJI


(54) SIGNAL PROCESSOR AND REPRODUCING  
DEVICE FOR STORAGE MEDIUM

## (57) Abstract:

**PROBLEM TO BE SOLVED:** To reduce the decoding error of a reproducing device which decodes data recorded on a storage medium.

**SOLUTION:** Two analog digital converters 122 respectively send reproduced signals outputted from a filter 110 at sampling phases which are mutually shifted from the bit period by  $\pi/2$  phase to equivalent circuits 123A and 123B by sampling the signals. The output of the circuit 123A, and of the signals which are equalized in waveform by means of the circuit 123B and are matched in phases to the signal 123A by means of a delay element 124 are sent to an averaging circuit 125 and the average value obtained by means of the circuit 125 is sent to a Viterbi decoding section 1220 for Viterbi decoding as a series of reproduced signals.

COPYRIGHT: (C)2000,JPO



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-138594

(P2000-138594A)

(43) 公開日 平成12年5月16日 (2000.5.16)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テームト <sup>*</sup> (参考)
H 0 3 M 13/23		H 0 3 M 13/12	5 D 0 4 4
G 1 1 B 20/10	3 2 1	G 1 1 B 20/10	3 2 1 A 5 J 0 6 5
20/14	3 4 1	20/14	3 4 1 B
20/18	5 3 4	20/18	5 3 4 A

審査請求 未請求 請求項の数 7 O L (全 9 頁)

(21) 出願番号 特願平10-312042

(22) 出願日 平成10年11月2日 (1998.11.2)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 西谷 卓史

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(74) 代理人 100087170

弁理士 富田 和子

Fターム(参考) 5D044 DE68 FG02 FG05 GL31 GL32  
GM11

5J065 AA01 AB01 AC03 AD10 AE06


AH02 AH08 AH12

(54) 【発明の名称】 信号処理装置および記録媒体の再生装置

(57) 【要約】

【課題】 復号誤りを低減する。

【解決手段】 アナログデジタルコンバータ122Aと、アナログデジタルコンバータ122Bは、相互にビット周期に対して $\pi/2$ 位相がずれたサンプリング位相で、フィルタ110が出力する再生信号をサンプリングして、等化回路123Aと、等化回路123Bに、それぞれ送る。等化回路123Aの出力と、等化回路123Bによって波形等化された信号は、遅延素子124によって位相がそろえられた後、平均化回路125に送られ、その平均値が、ビタビ復号部1220に再生信号系列として送られ、ビタビ復号が施される。



## 【特許請求の範囲】

【請求項1】入力信号系列から2進データ系列を復号する信号処理装置であって、

入力信号系列を、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を生成するサンプリング手段と、

各サンプリング信号系列を、それぞれ、波形等化した、複数の波形等化信号系列を生成する波形等化手段と、各波形等化信号系列の平均値をとる平均値信号系列を算出する手段と、

平均値信号系列からビタビ復号によって推定した2進データ系列を、入力信号系列を復号した2進データ系列として生成するビタビ復号手段とを有することを特徴とする信号処理装置。

【請求項2】入力信号系列から2進データ系列を復号する信号処理装置であって、

入力信号系列を、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を生成するサンプリング手段と、

各サンプリング信号系列を、それぞれ、波形等化した、複数の波形等化信号系列を生成する波形等化手段と、各波形等化信号系列の各々からビタビ復号によって推定した複数の2進データ系列を生成するビタビ復号手段と、

各2進データ系列各々の信頼性を評価する信頼性評価手段と、

評価した信頼性がより低くない2進データ系列を、入力信号系列を復号した2進データ系列として選択する選択手段とを有することを特徴とする信号処理装置。

【請求項3】請求項2記載の信号処理装置であって、前記入力信号系列は、誤り検出用もしくは誤り訂正用の情報を含んだ2進データ系列を表す入力信号系列であって、

前記信頼性評価手段は、前記各2進データ系列に含まれる前記情報を用いて算出した誤り率より、前記各2進データ系列の信頼性を定めることを特徴とする信号処理装置。

【請求項4】請求項1、2または3記載の信号処理装置であって、

前記サンプリング手段は、所定のサンプリング周期で、前記入力信号系列に含まれる孤立波のピーク位置をサンプリング位置とする第1のサンプリング位相と、当該第1のサンプリング位相と、前記サンプリング周期において $\pi/2$ 位相がずれた第2のサンプリング位相で、各々入力信号系列をサンプリングし、2つのサンプリング信号系列を生成することを特徴とする信号処理装置。

【請求項5】請求項1、2、3または4記載の信号処理装置を備え、記録媒体に記録された2進データ系列を再生する記録媒体の再生装置であって、

前記記録媒体に記録された信号を読み出した再生信号系

列を生成する手段と、

前記再生信号系列の高周波成分を除去するフィルタ手段とを有し、

前記信号処理装置は、高周波成分が除去された再生信号系列を、前記入力信号系列として処理することを特徴とする記憶媒体の再生装置。

【請求項6】入力信号系列から2進データ系列を復号する復号処理方法であって、

入力信号系列を、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を生成するステップと、

各サンプリング信号系列を、それぞれ、波形等化した、複数の波形等化信号系列を生成するステップと、各波形等化信号系列の平均値をとる平均値信号系列を算出するステップと、

平均値信号系列からビタビ復号によって推定した2進データ系列を、入力信号系列を復号した2進データ系列として生成するステップとを有することを特徴とする信号処理方法。

【請求項7】入力信号系列から2進データ系列を復号する信号処理方法であって、

入力信号系列を、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を生成するステップと、

各サンプリング信号系列を、それぞれ、波形等化した、複数の波形等化信号系列を生成するステップと、各波形等化信号系列の各々からビタビ復号によって推定した複数の2進データ系列を生成するステップと、

各2進データ系列各々の信頼性を評価する信頼性評価手段と、

評価した信頼性がより低くない2進データ系列を、入力信号系列を復号した2進データ系列として選択するステップとを有することを特徴とする信号処理方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、記憶媒体に記録されたデータを復号する再生装置において、復号誤りを低減する技術に関するものである。

【0002】

【従来の技術】たとえば、「高密度デジタル磁気記録のための信号処理技術」(電子情報通信学会論文誌 C-II Vol. J81-CII No.4 pp.393-412 1998年4月)などに記載されているように、従来より、ハードディスク装置などの磁気記録装置における記録にはPRML(Partial Response Maximum Likelihood)と呼ばれる技術が用いられている。PRMLは、パーシャルレスポンス方式と、ビタビ復号法による最尤復号を組み合わせたものである。

【0003】パーシャル・レスポンス方式は、磁気記録チャネルにおける符号間干渉を復号に利用するものであり、この方式では、磁気記録チャネルは、Dを1時刻の

10

20

30

40

50

遅延演算子として、 $(1-D)(1+D)^n$  ( $n=1,2,3,\dots$ ) のインパルス応答を持つパーシャル・レスポンス・チャンネルとしてモデル化される。

【0004】そして、符号間干渉が $(1-D)(1+D)$ でモデル化されるパーシャル・レスポンス・チャンネルでは、1および0（あるいは一般的に $+a$ 、 $-a$ ）の2進符号に対して、 $+1$ 、 $0$ および $-1$ （あるいは、 $+c$ 、 $0$ 、 $-c$ ）の3値出力が得られる。また、インパルス応答が $(1-D)(1+D)^2$ でモデル化されるパーシャル・レスポンス・チャンネルは、拡張PR4あるいはEPR4と呼ばれ、この場合、1および0（あるいは一般的に $+a$ 、 $-a$ ）の2進符号に対して、 $+2$ 、 $+1$ 、 $0$ 、 $-1$ 、 $-2$ （あるいは、 $+2c$ 、 $+c$ 、 $0$ 、 $-c$ 、 $-2c$ ）の5値出力が得られる。さらに、インパルス応答が $(1-D)(1+D)^3$ でモデル化されるパーシャル・レスポンス・チャンネルは拡張EPR4あるいはE<sup>2</sup>EPR4と呼ばれ、この場合は、1および0（あるいは一般的に $+a$ 、 $-a$ ）の2進符号に対して、 $+3$ 、 $+2$ 、 $+1$ 、 $0$ 、 $-1$ 、 $-2$ 、 $-3$ （あるいは、 $+3c$ 、 $+2c$ 、 $+c$ 、 $0$ 、 $-c$ 、 $-2c$ 、 $-3c$ ）の7値出力が得られる。

【0005】以上のように、パーシャル・レスポンス・チャンネルでは記録された（復号すべき）2進符号に対して、3値、5値あるいは7値の信号出力が得られる。

【0006】そして、記録されたデータの復号時には、まず、磁気ヘッドによって記録媒体から再生される信号をサンプリングする。サンプリングは、所定のビット周期で、サンプリング位相を、再生信号に含まれる孤立波のピーク位置もしくはピーク位置からビット周期で1/2ずれた位置として行う。

【0007】次に、サンプリングした符号間干渉を含む信号系列から、パーシャル・レスポンスモデルに従って、符号間干渉を除去した信号系列を求める波形等化を行う。なお、この波形等化には通常、FIRフィルタと呼ばれる線形フィルタが用いられる。

【0008】そして、波形等化によって、得られた信号系列がビタビ復号の入力となる。

【0009】さて、ビタビ復号は、N状態（畳み込み符号の符号器の記憶メモリ長をmとした時に $2m-1$ となる）を持つ任意の有限状態マシン（finite state machine）として表現できる。この有限状態マシンのある時刻kの状態（N個）を縦方向にならべたノードで表現し、各状態から時刻（k+1）の各状態への遷移をブランチとして表現する2次元グラフの形式をトレリス線図という。

【0010】ビタビ復号はトレリス線図上で最短パスを探索するのに用いられ、多段決定過程に対する動的プログラミング問題と等価となる。ビタビ復号器は、符号間干渉を有する帯域制限のあるチャンネルにおける伝送系列の最尤推定を行うのに用いられる。すなわち、可能な符号系列の中から、例えば、入力した信号系列に対する自

乗誤差の総和などの、入力した信号系列に関する距離メトリック（距離関数）を最小化する符号系列を選択し、選択した符号系列に対応する2値符号を復号値として出力する。

【0011】さて、サンプリングしたこの符号間干渉を含む3値、5値あるいは7値の信号系列には誤差が含まれるため、FIRフィルタによって波形等化した信号系列には有色性の雑音が含まれることになり、結果、ビタビ復号による復号値に誤りが生じてしまうという問題があった。

【0012】なお、従来の、このような復号誤りを低減する技術としては、チャンネル特性が例えば $(1-D^2)(a+bD+cd^2)$ のインパルス応答を持つパーシャル・レスポンス・チャンネルとしてモデル化し、チャンネル特性を定める定数（a,b,c）を適正化することによって等化誤差に含まれる相関を小さくし復号誤りを減少させるMEEPRL方式が知られている。

【0013】

【発明が解決しようとする課題】そこで、本発明は、簡素な構成によって、復号誤りを減少させることを課題とする。

【0014】

【課題を解決するための手段】前記課題達成のために本発明は、たとえば、入力信号系列から2進データ系列を復号する信号処理装置であって、入力信号系列を、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を生成するサンプリング手段と、各サンプリング信号系列を、それぞれ、波形等化した、複数の波形等化信号系列を生成する波形等化手段と、各波形等化信号系列の平均値をとる平均値信号系列を算出する手段と、平均値信号系列からビタビ復号によって推定した2進データ系列を、入力信号系列を復号した2進データ系列として生成するビタビ復号手段とを有することを特徴とする信号処理装置を提供する。

【0015】このような信号処理装置によれば、後に詳述するように、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列における雑音の相関係数が低いことを利用して、復号誤りをより減少させることができる。

【0016】また、本発明は、前記課題達成のために、たとえば、入力信号系列から2進データ系列を復号する信号処理装置であって、入力信号系列を、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を生成するサンプリング手段と、各サンプリング信号系列を、それぞれ、波形等化した、複数の波形等化信号系列を生成する波形等化手段と、各波形等化信号系列の各々からビタビ復号によって推定した複数の2進データ系列を生成するビタビ復号手段と、各2進データ系列各々の信頼性を評価する信頼性評価手段と、評価した信頼性がより低くない2進データ系列

を、入力信号系列を復号した2進データ系列として選択する選択手段とを有することを特徴とする信号処理装置を提供する。

【0017】このような信号処理装置によれば、相互に異なる複数のサンプリング位相で各々サンプリングした複数のサンプリング信号系列を、それぞれ復号した2進データ系列のうち、より信頼性が低くない方を復号結果として選択することができるので、より復号誤りを低減することができる。

【0018】

【発明の実施の形態】以下、本発明の実施形態について説明する。

【0019】まず、第1の実施形態について説明する。

【0020】図1に、本実施形態に係る磁気記録再生装置の構成を示す。

【0021】図1(a)は、磁気記録再生装置内部10の、主たる部材の配置を示したものである。

【0022】図示するように、データが記録される磁気ディスク20、磁気ディスク20を回転させるスピンドルモータ30、磁気ディスク20からデータの読み出し及び磁気ディスク20への書き込みを行うヘッド40、ヘッド40を支えるアーム35、ヘッド40を移動させるためのボイスコイルモータ45、ヘッドからの信号またはヘッドへの信号を増幅するリードライトアンプ50、磁気記録再生装置電子回路部60を有している。

【0023】また、図1(b)は、図1(a)には表れていない、磁気記録再生装置の電子回路部60を示したものであり、電子回路部60は、ホスト等の情報処理装置に接続するためのインターフェイス70の他、集積回路化された、インターフェイス70の入出力を制御するインターフェイス制御回路75、データの受け渡し及びフォーマット等の制御をする磁気ディスクコントローラ80、全体の制御などを行うマイクロコンピュータ85、リードライトアンプ50からの信号を処理する信号処理回路90、スピンドルモータ30を制御するためのスピンドル制御回路95、ボイスコイルモータ45を制御するボイスコイルモータ制御回路98などを有している。

【0024】次に、図2に、信号の流れに着目した磁気記録再生装置のブロック図を示す。

【0025】ここで、図示するように、信号処理回路90は、符号化部200、復号部100を備えており、復号部100は、フィルタ110、復号処理部120、エラー訂正部130、クロック生成部140を有している。

【0026】このような磁気記録再生装置は、コンピュータ等のホスト装置500から出力されたデータを磁気ディスク20に記録すると共に、磁気ディスク20に記録されたデータを読み出しホスト装置110へ出力する。

【0027】データ読み出し時にはヘッド部40中の読

み取りヘッド41によって、磁気ディスク20から信号が読み出され、リードライトアンプ部50中のプリアンプ51によって増幅された後、アナログのフィルタ110に送られ高周波ノイズが除去される。高周波ノイズが除去された信号は、復号処理部120に送られてデータが復号され、エラー訂正部120でエラー訂正処理が施される。エラー訂正されたデータは、磁気ディスクコントローラ80、インターフェイス制御回路75、インターフェイス70を介してホスト装置500に送られる。

また、以上の動作において、クロック生成部140は、各部の動作タイミングを決めるクロック信号CLKを生成する。

【0028】一方、データの記録時には、インターフェイス70、インターフェイス制御回路75、磁気ディスクコントローラ80を介したホスト装置500から入力された信号は、符号化部200で符号化された後、リードライトアンプ部50中のアンプ52によって増幅された後、ヘッド部40の記録ヘッド42によって磁気ディスク20に記録される。

【0029】次に、復号処理部120の構成を図3に示す。

【0030】図示するように、復号処理部120は、再生信号をサンプリングするサンプリング部1200と、波形等化部1210と、ビタビ復号を行うビタビ復号部1220とより構成される。

【0031】サンプリング部1200は、アナログデジタルコンバータ122A、122Bを2系列備えている。

【0032】また、波形等化部1210は、波形等化を行う二組の等化回路123A、123Bと、各等化回路123A、123Bに対応する係数学習回路126A、126Bと、等化回路123Bの位相を $\pi/2$ 遅らせる遅延素子124と、遅延素子124で遅延された等化回路123Bの出力値と、等化回路123Aの出力値の平均を出力する平均化回路125を備えている。

【0033】なお、等化回路123A、123Bが行う波形等化と、ビタビ復号部1220が行うビタビ復号は、PRML、EPRML、EPRML、MEEPRMLのいずれかに従ったものでもよい。

【0034】以下、このような復号処理部120の動作について説明する。

【0035】フィルタ110で高周波ノイズが除去された再生信号は、アナログデジタルコンバータ122Aと、アナログデジタルコンバータ122Bで、それぞれサンプリングされ、デジタルデータに変換される。ただし、アナログデジタルコンバータ122Aは、所定のビット周期で、再生信号の孤立波のピーク位置をサンプリング位相としてサンプリングを行い、アナログデジタルコンバータ122Bは、所定のビット周期で、このピーク位置からビット周期に対して $\pi/2$ 位相をずらした位

相をサンプリング位相としてサンプリングを行う。以下、孤立波のピーク位置をサンプリング位相としたサンプリングをピークサンプリング、ピーク位置からピット周期に対して $\pi/2$ 位相をずらした位相をサンプリング位相としたサンプリングを $\pi/2$ シフトサンプリングと呼ぶことにする。

【0036】ここで、図4(a)および(b)に、このピークサンプリングと $\pi/2$ シフトサンプリングのサンプリング位置と孤立波の関係を、PR4等化の場合の等化目標と共に示す。図中の、細い実線がサンプリング位置であり、太い実線は、その位置の再生信号の値に対する等化出力の目標値(等化が理想的に行われた場合に得られる値)が1となることを表している。

【0037】さて、アナログデジタルコンバータ122Aと、アナログデジタルコンバータ122Bで、それぞれ

\*れサンプリングされた再生信号は、それぞれ、等化回路123Aと、等化回路123Bに送られ、再生信号に含まれる符号間干渉を除去する波形等化が行われる。

【0038】そして、等化回路123Aの出力と、等化回路123Bの出力は、遅延素子124によって位相がそろえられた後、平均化回路125に送られ、その平均値が求められて、ビタビ復号部1220に再生信号系列として送られる。

【0039】ここで、このようにして求めた、二つの異なるサンプリング位相でサンプリングした再生信号を波形等化した二つの信号の平均値をとった信号に含まれる等化誤差は、数1によって表すことができる。

【0040】

【数1】

数1

$$\text{等化誤差 } \sigma = \frac{1}{2} \sqrt{\sigma_p^2 + 2\rho\sigma_p\sigma_s + \sigma_s^2}$$

$\sigma_p$  は、ピークサンプル時の等化誤差の実効値

$\sigma_s$  は、 $\pi/2$ シフトサンプリングの等化誤差の実効値

$\rho$  は、等化誤差間の相関係数

【0041】そして、アナログのフィルタ110として一般的に使われているリップルフィルタでは、正規性白色雑音を入力した場合、出力において位相差 $\pi/2$ に相当する時間間隔の出力間の相関係数が0.3程度となるので、数1における $\rho$ の値も小さい。したがって、二つの異なるサンプリング位相でサンプリングした再生信号を波形等化した二つの信号の平均値をとった信号をビタビ復号部1220に再生信号系列として送ることにより、復号誤りを低減することができる。

【0042】さて、ビタビ復号部1220は、あらかじめ定義された、存在可能な符号系列の中から、例えば、入力した再生信号系列に対する自乗誤差の総和などの、入力した再生信号系列に関する距離メトリック(距離関数)を最小化する符号系列を選択し、選択した符号系列に対応する2値符号を復号値として出力する。

【0043】なお、等化回路123Aと、等化回路123Bは、FIRフィルタで構成する。これらのFIRフィルタのタップ係数を算出し、等化回路123Aと、等化回路123Bに設定するのが、係数学習回路126Aと、係数学習回路126Bである。

【0044】係数学習回路126A、126Bは、それぞれ、LMS(Least Mean Square) アルゴリズムによって、等化回路123A、123Bのタップ係数が最適値になるように、タップ係数を変更していく。

【0045】LMSアルゴリズムは、たとえば、「適応フィルタ入門」(現代工学社、pp108-111)などに詳しいが、簡単には、FIRフィルタの出力値列から、その出力値列に対応する等化目標値列(理想的に等化が行われたならば出力値として得られた値)を推定し、推定した等化目標値列と出力値列との差と、その出力値列に対応する入力値列に応じた量、タップ係数列を変化させていくものである。

【0046】ここで、図4(c),(d)は、PR4等化の場合にこのようにして設定される等化回路123A、123Bのタップ係数の一例を示したものである。

【0047】なお、アナログデジタルコンバータ122Aと、アナログデジタルコンバータ122Bにおける、ピークサンプリングと $\pi/2$ シフトサンプリングはクロック生成部140が生成するクロック信号に同期して行われるが、このクロック生成部140で生成されるクロック信号の生成は、等化回路123Aもしくは123Bもしくは平均化回路125の出力に応じて、位相や周期が制御される。

【0048】以上、本発明の第1の実施形態について説明した。

【0049】なお、以上の第1実施形態では、ピークサンプリングと $\pi/2$ シフトサンプリングの二つの異なる位相で再生信号をサンプリングする場合について示した

が、サンプリングする二つの位相の組み合わせは、復号処理部120へ入力する再生信号の位相と関係関係に依り、数1より復号誤りを低減することができる組み合わせであれば、他の組み合わせであってもよく、同様に3以上の位相の組み合わせを用いるようにしてもよい。

【0050】また、本実施形態では、平均化回路125で二つの等化回路の出力の平均値を算出し、ビタビ復号部への入力としたが、これは、ビタビ復号部の可能な符号系列と入力信号系列との距離の求め方、または、選択した符号系列と復号値の対応などを適当に設定し、平均化回路125に代えて加算回路を設け二つの等化回路の出力の加算値を算出し、ビタビ復号部への入力とすることと等化である。

【0051】以下、本発明の第2の実施形態について説明する。

【0052】本第2実施形態は、第1実施形態に係る磁気記録再生装置において復号処理部120の構成を、図5に示す構成に修正したものである。

【0053】すなわち、図示するように、本第2実施形態に係る復号処理部120は、図示するように、サンプリング部1200と、波形等化部1210と、2組のビタビ復号部1220A、1220Bと、2組の復号誤り検出部1230A、1230Bと、出力選択部1240とより構成される。

【0054】サンプリング部1200の構成、動作は、前記第1実施形態と同様である。

【0055】波形等化部1210は、前記第1実施形態に係る波形等化部から平均化回路125を除いた構成を有しており、等化回路123Aの出力と、等化回路123Bの出力が、遅延素子124によって位相がそろえられた後、それぞれ、ビタビ復号部1220Aとビタビ復号部1220Bに送られる。

【0056】さて、ビタビ復号部1220Aは、等化回路123Aの出力する再生信号系列をビタビ復号し、2値符号を復号値として出力する。同様に、遅延素子124によって遅延された等化回路123Bの出力する再生信号系列をビタビ復号し、2値符号を復号値として出力する。

【0057】そして、復号誤り検出部1230Aは、ビタビ復号部1220Aの復号した2値符号系列よりデータの誤り率を検出し、ビタビ復号部1220Bは、ビタビ復号部1220Bの復号した2値符号系列のデータの誤り率を検出する。

【0058】そして、出力選択部1240は、復号誤り検出部1230Aが検出した誤り率の方が復号誤り検出部1230Bが検出した誤り率より小さければ、ビタビ復号部1220Aの復号した2値符号系列よりなるデータを出力し、そうでない場合には、ビタビ復号部1220Bの復号した2値符号系列よりなるデータを出力する。

【0059】ここで、復号誤り検出部1230A、1230Bにおける誤り率の検出は、磁気ディスクに記録されたデータに予め付加された誤り検出訂正用符号もしくは誤り検出用符号を用いて行う。誤り検出訂正用符号として用いることのできる符号としては、「符号理論」

(社団法人 電子情報通信学会編 pp106-121)などに記載されたCRCなどを用いることができる。

【0060】なお、このようなCRCなどの誤り検出訂正用符号もしくは誤り検出用符号は、通常、一定長のデータの単位(たとえば、セクタ)毎に付加される。ここで、出力選択部1240における出力の選択は、この誤り検出訂正用符号もしくは誤り検出用符号が付加される単位毎や、その他の単位毎に行うようにしてもよいし、もしくは、あらかじめ、試験的に磁気ディスク20の再生を行って選択する出力を決定し、その後は、固定的に決定した出力を選択し続けるようにしてもよい。

【0061】以上、本発明の第2の実施形態について説明した。

【0062】本第2実施形態によれば、ピークサンプリングによってサンプリングした再生信号系列の復号値と、 $\pi/2$ シフトサンプリングによってサンプリングした再生信号系列の復号値とのうちどちらがより誤りが少ないかを、誤り検出訂正用符号もしくは誤り検出用符号を用いて判断し、より誤り率が少ない方の復号値を選択する。ここで、ピークサンプリングによってサンプリングした再生信号系列と、 $\pi/2$ シフトサンプリングによってサンプリングした再生信号系列との相関係数が小さいことより、両系列が同じ程度に不良となることがないことを期待できるので、このような選択によって、固定的なサンプリング位相のみを用いる場合に比べ、復号誤りを低減することができる。

【0063】なお、本第2実施形態においても、サンプリングする二つの位相の組み合わせは、他の組み合わせであってもよく、同様に3以上の位相の組み合わせを用いるようにしてもよい。

【0064】また、以上の各実施形態は、磁気記録再生装置のみならず、各種記録再生装置もしくは再生装置における復号や、伝送システムにおける受信信号の復号に、同様に適用することができる。

【0065】また、本第2実施形態では、誤り検出訂正用符号もしくは誤り検出用符号に基づいて算出した誤り率を出力の選択に用いたが、これは、その他の方法によ、ビタビ復号部1220Aの復号した2値符号系列とビタビ復号部1220Bの復号した2値符号系列の信頼性を求め、より信頼性が低くないほうの2値符号系列を、出力として選択するようにしてもよい。

【0066】

【発明の効果】以上説明したように、本発明によれば、簡素な構成によって、復号誤りを減少させることができる

## 【図面の簡単な説明】

【図1】本発明の実施形態に係る磁気記録再生装置の構成を示した図である。

【図2】本発明の実施形態に係る磁気記録再生装置の構成を示したブロック図である。

【図3】本発明の第1実施形態に係る復号処理部の構成を示した図である。

【図4】本発明の第1実施形態に係るサンプリング位相と等化目標およびFIRフィルタのタップ係数例を示した図である。


【図5】本発明の第2実施形態に係る復号処理部の構成を示した図である。

## 【符号の説明】

- 10 磁気記録再生装置内部
- 20 磁気ディスク
- 30 スピンドルモータ
- 40 ヘッド
- 35 アーム
- 45 ボイスコイルモータ
- 50 リードライトアンプ
- 60 磁気記録再生装置電子回路部
- 70 インターフェイス
- 75 インターフェイス制御回路


- 80 磁気ディスクコントローラ
- 85 マイコンコンピュータ
- 90 信号処理回路
- 95 スピンドル制御回路
- 98 ボイスコイルモータ制御回路
- 200 符号化部
- 100 復号部
- 110 フィルタ
- 120 復号処理部
- 122A、122B アナログデジタルコンバータ
- 123A、123B 等化回路
- 124 遅延素子
- 125 平均化回
- 126A、126B 係数学習回路
- 130 エラー訂正部
- 140 クロック生成部
- 1200 サンプリング部
- 1210 波形等化部
- 1220 ビタビ復号部
- 1220A、1220B ビタビ復号部
- 1230A、1230B 復号誤り検出部
- 1240 出力選択部

【図1】







【図2】



【図3】




【図5】



【図4】

図4



## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**


---

## [Claim(s)]

[Claim 1] The signal processor which decodes a binary data sequence from the input signal sequence characterized by providing the following A sampling means to generate two or more sampling signal sequences which sampled the input signal sequence respectively with two or more mutually different sampling phases A waveform-equalization means which carried out waveform equalization of each sampling signal sequence, respectively to generate two or more waveform-equalization signal sequences A means to compute the average signal sequence which takes the average of each waveform-equalization signal sequence A Viterbi decoding means to generate the binary data sequence presumed by Viterbi decoding from the average-value signal sequence as a binary data sequence which decoded the input signal sequence

[Claim 2] The signal processor which decodes a binary data sequence from the input signal sequence characterized by providing the following A sampling means to generate two or more sampling signal sequences which sampled the input signal sequence respectively with two or more mutually different sampling phases A waveform-equalization means which carried out waveform equalization of each sampling signal sequence, respectively to generate two or more waveform-equalization signal sequences A Viterbi decoding means to generate two or more binary data sequences presumed by Viterbi decoding from each of each waveform-equalization signal sequence a reliability evaluation means to evaluate each dependability of each binary data sequence, and a selection means to choose the binary data sequence which is not lower as a binary data sequence which decoded the input signal sequence

[Claim 3] It is the signal processor characterized by being a signal processor according to claim 2, for said input signal sequence being an input signal sequence showing a binary data sequence including the information for the object for error detection, or error corrections, and said reliability evaluation means defining the dependability of each of said binary data sequence from the error rate computed using said information included in said each binary data sequence.

[Claim 4] It is a signal processor according to claim 1, 2, or 3. Said sampling means The 1st sampling phase which makes a sampling position the peak location of the solitary wave included in said input signal sequence with a predetermined sampling period, The signal processor characterized by sampling an input signal sequence respectively and generating two sampling signal sequences with the 1st [ concerned ] sampling phase and the 2nd sampling phase from which  $\pi/2$  phase shifted in said sampling period.

[Claim 5] It is the regenerative apparatus of a storage which is equipped with the following and characterized by said signal processor processing the regenerative-signal sequence from which the high frequency component was removed as said input signal sequence. A means to generate the regenerative-signal sequence which is the regenerative apparatus of the record medium which reproduces the binary data sequence which was equipped with the signal processor according to claim 1, 2, 3, or 4, and was recorded on the record medium, and read the signal recorded on said record medium A filter means to remove the high frequency component of said regenerative-signal sequence

[Claim 6] The decode art which is characterized by providing the following and which decodes a binary

data sequence from an input signal sequence The step which generates two or more sampling signal sequences which sampled the input signal sequence respectively with two or more mutually different sampling phases The step which generates two or more waveform-equalization signal sequences which carried out waveform equalization of each sampling signal sequence, respectively The step which computes the average signal sequence which takes the average of each waveform-equalization signal sequence The step which generates the binary data sequence presumed by Viterbi decoding from the average-value signal sequence as a binary data sequence which decoded the input signal sequence [Claim 7] The signal-processing approach which is characterized by providing the following and which decodes a binary data sequence from an input signal sequence The step which generates two or more sampling signal sequences which sampled the input signal sequence respectively with two or more mutually different sampling phases The step which generates two or more waveform-equalization signal sequences which carried out waveform equalization of each sampling signal sequence, respectively The step which generates two or more binary data sequences presumed by Viterbi decoding from each of each waveform-equalization signal sequence the step which chooses the binary data sequence which is not lower as a binary data sequence which decoded the input signal sequence

---

[Translation done.]